毕业论文网-毕业论文范文-毕业论文模板-论文范文
建筑论文 学前教育 工商管理 行政管理 会计论文 法学论文 市场营销 护理论文 电子商务 汉语言文学
体育论文 土木工程 财务管理 药学论文 工程造价 物流管理 人力资源 国际贸易 法律论文 经济学论文
数学论文 工程论文 教育论文 音乐论文 软件工程 金融论文 园林论文 室内设计 医学论文 计算机论文
经济管理 英语论文 幼师论文 酒店管理 旅游管理 工程管理 农学论文 新闻论文 机械论文 社会学论文
计算机论文
基于Power PC处理器的机载多总线单板计算机设计
发布时间:2020-10-24 20:33
  |  
阅读量:
  |  
来源:毕业论文网,栏目:计算机毕业论文
毕业论文网第2020-10-24期,本期毕业论文指导老师为大家分享的论文是计算机毕业论文《基于Power PC处理器的机载多总线单板计算机设计》,供大家在写毕业论文时进行参考。
  本篇论文是一篇计算机毕业论文范文,面向机载分布式控制的需求,设计了多种外设总线,通过优化设计,使得处理器和总线接口实现了硬件时序解耦和软件协议解耦,既满足了总线协议处理需求,也最大化了处理器的计算处理能力。该多总线单板计算机既可以作为独立的计算平台,也可以作为一个计算节点通过ARINC659 总线扩展为多余度的计算机系统。对于机载嵌入式计算机的设计或者总线接口的设计都具有一定的参考价值。

  论文摘要: 为满足面向综合化飞行器管理平台的分布式控制需求,设计一种基于 Power PC 处理器的机载多总线单板计算机设计,其以 Power PC8245 处理器为核心,外部总线接口包括 ARINC659 总线、HB6096 总线、GJB289A 总线等多种机载总线接口。各总线接口依据其带宽、完整性要求、协议复杂程度等来采用不同的智能化处理方法,实现了外部总线接口的自主处理,避免了慢速的外设占用处理器资源,既完成了接口数据处理,又释放了处理器的处理能力。计算和接口的解耦使得 Power PC8245 处理器可以作为计算机系统的主处理器使用,经过使用验证,可满足要求。该单板计算机也适用于综合化飞行控制的分布式控制系统。  关键词:计算机毕业论文, Power PC 处理器,ARINC659, HB6096, GJB289A随着航空电子技术的发展,飞机的机载系统也经历了多次的跨越式发展。20 世纪 90 年代起,IVMS( Integrated Vehicle Management Systems,综合化飞行器管理平台) 的架构形式逐渐在军用飞机系统上实现,其机载航空电子计算机系统由联合式结构向综合化和分布式结构改进,通常在改型飞机上需要一种适应多种不同类型数据总线接口的计算机来完成系统的分布式控制,并要求一定的计算处理能力来完成功能的综合化。Power PC 体系结构在通信、工控、航天、国防等要求高性能和高可靠性的领域得到广泛应用。现有的基于 Power PC 处理器的单板计算机设计,大多仅关注处理器本身,忽略了与复杂多种类的外部接口的互联特性,文献中的第 2 章对基于 Power PC 处理器的单板计算机进行了大量的研究,也印证了这一点。总线接口设计更多关注总线电气特性,通常为简化设计,采用 COTS 技术,使用现有芯片搭建,实际通信协议的处理多采用软件处理。文献中提出的基于 Power PC 的 ARINC429 总线接口即是这类设计。文献中对 Power PC 计算机系统级速度的影响因素进行了研究,也提到“测试算例均未涉及到 I /O 空间或板间访问。事实上,在某些应用中,此类访问较为频繁,应给予重视”。在机载环境控制领域,大部分接口均为小数据量的慢速接口,计算机指令访问外部接口时序严重拉长,占用处理器较多时间,浪费了处理器本来的计算处理能力,间接地导致机载用处理器的选型变得越来越困难,也是现在控制系统要求处理器性能越来越高的原因之一。
  关键词: Power PC 处理器; ARINC659; HB6096; GJB289A; 解耦
 

  1 功能结构设计

  机载多总线单板计算机统一考量外部接口和处理器部件,实际选用集成度高的 Power PC8245 处理器,通过对外部总线设计严格方案论证,深度设计优化,提升了单板计算机的集成能力,可作为机载应用中功能完备的单板计算机系统。多总线单板计算机的主要功能及性能指标如下。① Power PC8245 处 理 器 运 行 主 频 266 MHz,SDRAM 存储器 64 MB、System Flash 存储器 2 MB、UserFlash 存储器 128 MB、NVRAM 存储器 32 KB。② ARINC659 总线接口 1 路,总线通信速率 60Mbit / s,电气接口及通信协议符合 ARINC659 - 1993 规范。③ ARINC429 总线接口,接收发送各 6 路,总线通信速率 100 Kbit/s,电气接口及通信协议符合 HB 6096- 86 规范。④ MIL-STD-1553B( 1553B) 总线接口 1 路,RT 功能,总线通信速率 1 Mbit/s,电气接口及通信协议符合GJB 289A - 97 规范。⑤ 其他电气接口及耐环境设计参照 GJB 2023 -94 通用规范。该单板计算机面向机载,应用于机载控制系统,同时需要考虑综合化带来的功能需求。因此其不同于通用的单板计算机设计,仅关注功能实现和性能指标即可,需要在利用 COTS 技术的同时,设计上充分考虑抗机载恶劣环境设计及 BIT 设计等。本单板计算机的另一个关键设计为接口的智能化设计,其目的在于最大化利用处理器的计算能力,解决慢速设备对处理器处理能力的影响。但是从面向控制系统的需求来说,具体可分解为两个方面: ① 查询管理需求,接口的正常数据通信不能影响软件的运行,接口必须自行完成总线协议处理,并有足够的缓存空间存储所需收发的数据,以实现软件对接口的查询管理需求; ② 数据可用性需求,接口设计通过采用必要的设计手段,需保证软件采用查询动作时必须得到最新的完整数据。各接口的简要介绍如下。① ARINC659 总线的主机接口均为双口存储器,同时 ARINC659 总线的驱动完全基于表驱动进行,总线数据包为单存储空间,因此为保证数据可用性需求,总线通信表设计为单运行周期内运行多个数据帧,数据帧内相同数据在不同的数据帧内存在不同的地址空间,从应用软件的角度来看,形成乒乓设计。② ARINC429 总线较为简单,协议中进行了严格规定,不同的数据字根据标号进行区分,因此本设计中采用 FIFO 进行设计,FIFO 容量根据信讯需求进行设计即可。③ 1553B 总线为复杂的总线系统,面向军事应用,为满足设计需求,采用 SOC 芯片实现,与主机通信采用双口存储器,消息采用乒乓设计。模块功能架构如图 1 所示。
多总线单板计算机功能架构框图

  2 硬件设计

  2. 1 数据处理单元
  数据处理单元负责所有计算以及任务的调度。数据处理单元包括处理器 Power PC8245、复位电路、时钟电路、看门狗电路、中断电路及存储器系统等。功能连接架构示意图如图 2 所示。
数据处理单元功能连接架构示意图
  Power PC8245 是 Motorola 公司 Power PC 系列处理器。该处理器运行最大主频为 300 MHz。降额设计主频使用 266 MHz。Power PC8245 包括一个外设逻辑块和一个 32 位超标量处理器核。处理器核的主要特性包括支持定点运算、浮点运算、存储器管理、16 KB 指令缓存、16 KB 数据缓存、功耗管理及在系统测试和调试特性( Joint Test Action roup,JTAG) 。而外设逻辑块集成了 PCI 桥接器、存储器控制器、DMA 控制器、可编程中断控制器 ( Programmable Inter-rupt Controller,PIC) 、I2C 控制器等,上述功能的集成极大地简化了单板计算机的设计难度,也降低了技术风险。Power PC8245 有在系统测试和调试特性: JTAG 能力。JTAG 不仅用于处理器的开发和调试,通过控制Power PC 处理器的工作并对板上功能逻辑进行开发调试。其 JTAG 接口具备边界扫描测试( Boundary ScanTest,BST) 能力,BST 是面向电路板测试的一种芯片可测性设计方法,通过存在于器件输入输出管脚与内核电路之间的边界扫描单元( Boundary Scan Cell,BSC)对器件及外围电路进行测试,从而极大提高了器件的可控性和可观察性,很方便地完成从器件级直至系统级的测试。数据处理单元上设计有 SDRAM 存储器 64 MB、System Flash 存储器 2 MB、User Flash 存储器 128 MB、NVRAM 存储器 32 KB。数据处理单元上 Power PC 8245内部实现 Power PC 存储器控制器,提供地址译码、数据处理周期访问时序、SDRAM 时钟等来访问存储器。Power PC8245 内置 SDRAM 存储器控制器,提供SDRAM 的时序控制逻辑,并且提供 SDRAM 的访问时钟,时钟频率可达 100 MHz( 设计使用 66 MHz) 。CPU和 PCI 主设备都可以访问 SDRAM。SDRAM 设计 72bit 宽度,实现 SDRAM 的 ECC( Error Checking and Cor-recting) 功能。Flash 存储器本身不设计冗余部件,而是按照其使用场景设计校验算法,由软件实现 Flash存储器存储的程序和数据的有效性。NVM( Non-Vola-tile Memory,非易性存储点) 主要用于存储计算机运行过程的故障信息,用于计算机故障后的分析和定位,提高计算机的维护性。CPU 模 块 数 据 处 理 单 元 上 时 钟 有 25 MHz、16MHz、33 MHz,时钟工作电压为 3. 3 V。33 MHz 输入到Power PC8245 上,Power PC8245 产生 5 路 33 MHz 同步时钟供 PCI 设备使用,Power PC8245 内部实现时钟锁相环电路,经 Power PC8245 中的 DLL 产生 4 路同步时钟( 66 MHz) 时钟供 SDRAM 使用。16 MHz 时钟给串行接口芯片使用,25 MHz 时钟送给以太网电路。看门狗电路采用 MAX791 和 FPGA 实现。当看门狗功能失效后,产生看门狗中断。精度不小于 30% 。看门狗中断由 GSE*和软件看门狗使能位 WDOEN 来控制。正常使用时要求用户必须在小于设定间隔内产生看门狗触发,使看门狗重新开始计数,以防止产生看门狗中断,看门狗控制电路如图 3 所示。
看门狗控制电路
  2. 2 模块接口单元
  ARINC659 总线是多节点多路串行通信总线,具有高数据完整性和较强的总线容错能力。多总线单板计算机通过 ARINC659 总线与其他背板模块进行数据通信。每个接口包含 2 个接口芯片( Bus Interface Unit,BIU) ,分别为 BIUx 和 BIUy,BIUx 经由 x 总线发送,BI-Uy 经由 y 总线发送,每个接口芯片接收所有 4 路总线数据,每路总线都有独立的总线收发器; 接口芯片通过PCI 总线与数据处理单元通信。ARINC659 背板总线接口模块的系统功能结构如图 4 所示。
ARINC659总线接口功能结构
  选用的 BIU 芯片 HK659 完全符合 ARINC659 协议要求,并满足机载的恶劣环境需求,在含有 1. 0 Hz~ 4. 0 MHz 的频率范围内有效值为 200. 0 m V 的附加高斯噪声环境中,数据传输的最大字差错率为 10 ~12。ARINC-659-1993《ARINC659 背板数据总线规范》规定了详细的总线接口、时钟同步、数据传输、数据服务等功能,本文不做展开描述。ARINC659 总线相关操作,包括协议解析、通信窗口控 制、数 据 校 验 等,均 由 BIU 芯 片 完 成。Power-PC8245 处理器在与 ARINC659 的通信过程中,通过高速双口存储器完成与 ARINC659 总线的数据交换。
  2. 3 外部接口单元
  外部接口单元均为慢速设备,需要充分考虑与Power PC8245 处理器的解耦,包括两个方面: 速度解耦和协议解耦。速度解耦的方法为采用双口存储器或高速 FIFO 进行隔离,向 Power PC8245 处理器提供一个高速接口; 协议解耦的方法为总线协议处理由接口自行处理,避免占用大量处理器时间处理外部接口,极大影响处理器的计算能力。GJB289A 接口以集成 GJB289A 标准协议处理器的航空专用 SOC1553B 芯片实现 1553B 数据通信,1553B 接口结构图如图 5 所示。GJB289A 总线接口 SOC 是一种集成 GJB289A 协议处理器,具有实时时钟( RTC) 、看门狗( WDT) 、时间间隔计时器( DT) 功能的片上系统,可实现 GJB289A-97 数字式时分制指令 / 响应型多路传输数据总线中规定的 RT/BC 功能,支持实现 ISBC 协议( 改进的静态总线控制协议) ,是一款智能化、通用化和小型化的通信处理芯片。SOC1553B 支持 1 ~ 4 Mbit / s 的 GJB289A 数据传输速率,片内资源包括 32K × 16-bit 的双口 RAM,最大支持 32 路中断的中断控制器,支持 2 路串行通信的串口控制器,8 路通用输入输出接口,最大 2M × 16-bit的 Flash 存储器接口。GJB289A 总线相关操作包括协议解析、通信控制、数 据 校 验 等 均 由 SOC1553B 芯 片 完 成。Power-PC8245 处理器在与 GJB289A 的通信过程中,通过高速双口存储器完成与 GJB289A 总线的数据交换。HB6096 总线接口采用逻辑实现,逻辑设计在外部接口兼容 DEI1016 的逻辑设计。接收处理具备智能控制,具有多个接收缓冲区,单个数据的接收不需要CPU 的处理,保证 CPU 的数据处理能力。HB6096 逻辑为标准航空类型串行数据总线与 32 位宽度数据总线之间提供了一个接口。接口电路有一个带有 256 ×32-bit 发送 FIFO 的单通道发送器、两个独立的带有256 × 32-bit 接收 FIFO 的接收通道、寄存器控制及状态生成逻辑组成。数据写入发送 FIFO 后,不需要主机干预可以自动发送,数据在输出端口上以 TTL 格式发送,该信号模式与 HB6096 线驱动的 DEI 扩展总线兼容。两个接收通道操作相同,接收到数据后将数据写入接收 FIFO 中,并以状态寄存器方式或中断方式通知主机读取。
1553B总线接口结构图
  2. 4 电源设计
  多总线单板计算机因其功能复杂,需要使用多个电源。外部输入电源包括模拟电源 DC + 15 V,DC- 15 V,数字电源 DC + 5 V,模块内二次电源包括: DC3. 3 V,DC 2. 5 V,DC 2. 0 V,DC 1. 8 V。最大功耗预计约为 16. 7 W。因电源系统复杂,功耗较高,需要尽量降低模块热耗,电源设计和 PCB 设计均需要做特定设计。因 DC 3. 3 V 的功率达 5. 3 W,DC 2. 0 V 功耗为1. 5 W,因此 DC 5 V 转 DC 3. 3 V 和 DC 5 V 转 DC 2. 0V 采用 PWM 电源 LTM4600,以提高转换效率,降低热耗。PWM 电源在低负载阶段电源效率急剧下降,并不适用于低负载的电源变换场合,因此在 DC 5 V 转 DC2. 5 V 和 DC 5 V 转 DC 1. 8 V 采 用 线 性 电 源TPS74401。PCB 布局布线时遵循模拟、数字分区域、分层的原则,避免电源系统交叉,电源系统布局同时还要尽量靠近印制板边缘以利于散热,同时电源信号需要使用平板层或大面积的阳片。印制板布线也需要区分模拟、数字,或者高频、低频频域,尽量降低电磁干扰。

  3  软件设计

  多总线单板计算机的软件设计包括:① 引导程序( BOOT) 。采用最小集的方式进行配置,BOOT 需要检查和初始化一些软件运行环境所需的硬件寄存器,例如机器状态寄存器( MSR) 、系统保护控制寄存器( SYPCR) 、复位模式寄存器( RMR) 、总线控制寄存器( BCR) 等; 其次进行片选的初始化,软件通过片选功能配置存储器件的地址和大小,正确配置片选后,CPU 才能正常访问 Flash、内存等存储器件后进行代码搬家,将 Flash 上 的 OS 代 码 搬 到RAM 中执行。② 多总线单板计算机操作系统采用 Vx Works 操作系统。在完成硬件开发调试后,需要对 Vx Works 进行裁剪,并开发 BSP 来适配 Vx Works 操作系统,之后在计算机平台( 含硬件、操作系统及硬件设备驱动程序) 的基础上才能进行上层应用程序的开发。Vx-Works 是美国风河公司推出的一个实时操作系统,是专门为实时嵌入式系统设计开发的操作系统内核,它强大而且比较复杂的操作系统,包括了进程管理、存储管理、设备管理、文件系统管理、网络协议及系统应用等几个部分,但只占用了很小的存储空间,并可高度裁减,保证了系统能以较高的效率运行。③ BIT 程序。多总线单板计算机的 BIT 测试内容包括 CPU 典型指令测试、存储器测试、定时器测试、中断测试、看门狗测试、串行口回绕测试、HB6096 传输测试与回绕测试、GJB289A 自测试等。④ 接口驱动程序。包括 ARINC659 总线驱动、HB6096 总线驱动及 GJB289A 总线驱动,接口驱动的设计因为和协议无关,功能已经较为简单,主要内容包括数据区域有效性判断函数及数据读写函数等。因各总线接口协议处理均由各接口智能处理,与主机接口均采用存储器接口形式,各总线接口的主机驱动类似,均包含了初始化、数据接收、数据发送等功能块,供应用调取,通信流程也类似。以 ARINC659 总线为例,其主机接口通信流程如图 6 所示。
ARINC659总线主机接口通信流程
  当多总线单板计算机加电后,自动执行 Flash 中的程序,Flash 中驻留有 BIT 程序,监控程序,操作系统,应用程序等。根据外部输入状态,引导 CPU 进入下列不同工作方式。① 当状态信号 GSE*为“1”时,进入飞行工作方式,运行应用程序;② 当状态信号 GSE*为“0”时,进入地面工作方式。

  4 多总线单板计算机抗恶劣环境设计

  降额设计是使电子元器件的工作应力适当低于其规定的额定值,从而达到降低基本失效率、提高可靠性的目的。电子元器件的失效率对电应力和温度应力比较敏感,因此降额设计是电子产品可靠性设计中的最常用的方法。各类电子元器件,都有其最佳的降额范围。元器件降额设计按照 GJB /Z35-93 中规定的Ⅱ级降额设计进行。导致器件失效率增大的关键因素是器件所承受的热应力,应使硅片本身所受应力最小,这样才可以提高器件的功率循环寿命,进而提高可靠性,当器件温度上升时,器件的失效率成递增级数增加,多总线单板计算机遵循的热设计原则: ① 尽量选用低功耗器件,以减少总体功率损耗; ② 通过良好的散热设计降低热阻,将热应力减至最小; ③ 模块上发热大的元器件应尽可能靠近印制板外缘放置。在军用电子系统的实际应用方面,由于空间受限、环境恶劣,为保证电子设备能够正常可靠地工作,通常采用专业的热仿真软件以优化系统的热设计。针对该单板计算机开展了热仿真设计,根据不同芯片的不同温升设计金属散热板,充分利用金属散热板的传导散热能力,金属散热板选用 HB6061 铝材料,并做硬质阳极化处理,保证散热能力的同时,也保证了一定的强度,降低强机械应力条件下印制板的形变。多总线单板计算机模块温度最高 91. 5 ℃,远低于所选芯片的可工作温度,可满足使用要求。

  5 应用测试

  本单板计算机已应用于某飞机自动驾驶系统,使用两块单板计算机组成了双余度的计算机系统,采用ARINC659 总线完成计算机间的 CCDL ( Cross ChannelData Links,交 叉 通 道 数 据 链 路 ) 及 同 步 功 能,ARINC429 总线及 1553B 总线实现系统的通信,测试满足周期任务 15 ms 需求,并通过了对应的耐环境试验。因各总线接口均采用了智能设计,各接口的对外通信均独立进行,对内仅需要处理器完成高速存储器接口的访问。数据接收带宽可达到接口协议规定的最大带宽。

  6 结束语

  本文设计了一种多总线单板计算机,面向机载分布式控制的需求,设计了多种外设总线,通过优化设计,使得处理器和总线接口实现了硬件时序解耦和软件协议解耦,既满足了总线协议处理需求,也最大化了处理器的计算处理能力。该多总线单板计算机既可以作为独立的计算平台,也可以作为一个计算节点通过ARINC659 总线扩展为多余度的计算机系统。对于机载嵌入式计算机的设计或者总线接口的设计都具有一定的参考价值。
 

本篇论文参考文献:

[1] Integrated Vehicle Management Systems: AGARD-AR-343[S]. 1996.
[2] 沈华,汤彦飞,李乔杨. Power PC 处理器的发展历程[J].计算机光盘软件与应用,2013( 12) : 73 - 74.
[3] 郑永龙,姚旭成,周勇军. 关于 Power PC 处理器技术的研究综述[J]. 测控技术,2018,37( 12) : 150 - 153.
[4] 李兴旺,颜国正,沈勇. 基于 Power PC 的 ARINC429 总线接口实现计算机测量与控制[J]. 计算机测量与控制,2013,21( 3) : 719 - 721.
[5] 窦爱萍,李鹏,李晗. Power PC 计算机系统级速度影响因素的研究[J]. 微处理机,2008( 3) : 168 - 170.
 


以上论文内容是由毕业论文网为您分享的关于《基于Power PC处理器的机载多总线单板计算机设计》的内容,如需查看更多大学毕业论文范文、本科毕业论文范文、大专毕业论文范文、MBA毕业论文范文、查找毕业论文参考资料,欢迎浏览毕业论文网计算机毕业论文栏目。
上一篇:大数据时代应用型高校计算机专业人才培养方法探讨
下一篇:高职高专学前教育学生计算机学习动机与计算机自我效能感的实证研究